台湾专利TW201322240A 顯示裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明的一個方式的目的之一是：在包括由N通道型電晶體和P通道型電晶體中的一方構成的掃描線驅動電路的顯示裝置中，降低對兩種掃描線中的一方輸出與另一方反相的信號或基本上反相的信號時的耗電量。本發明的一個方式的顯示裝置包括：分別對兩種掃描線中的一方輸出信號的多個脈衝輸出電路；分別對兩種掃描線中的另一方輸出與脈衝輸出電路所輸出的信號反相的信號或基本上反相的信號的多個反相脈衝輸出電路。並且，多個反相脈衝輸出電路分別根據用來使多個脈衝輸出電路工作的信號而工作。由此，可以減少該反相脈衝輸出電路中產生的直通電流。
公开号:TW201322240A
申请号:TW101144494
申请日:2012-11-28
公开日:2013-06-01
发明作者:Kouhei Toyotaka
申请人:Semiconductor Energy Lab；
IPC主号:G09G3-00

专利说明:
顯示裝置
本發明關於一種顯示裝置。尤其是一種包括僅由N通道型電晶體或P通道型電晶體構成的移位暫存器的顯示裝置。
主動矩陣型顯示裝置廣為周知。該顯示裝置的以矩陣狀設置的多個像素中分別設置有開關。並且，各像素根據利用該開關輸入的預定電位(影像信號)進行顯示。
在主動矩陣型顯示裝置中，需要藉由控制掃描線的電位來控制設置於各像素中的開關的開和關的電路(掃描線驅動電路)。通常掃描線驅動電路由N通道型電晶體及P通道型電晶體的組合而構成，但是也可以由N通道型電晶體和P通道型電晶體中的一方構成。注意，與由N通道型電晶體和P通道型電晶體中的一方構成的掃描線驅動電路相比，由N通道型電晶體及P通道型電晶體構成的掃描線驅動電路的耗電量更低。另一方面，與由前者構成的掃描線驅動電路相比，由後者構成的掃描線驅動電路的製程數更少。
另外，當使用N通道型電晶體和P通道型電晶體中的一方構成掃描線驅動電路時，輸入到掃描線的電位與提供到該掃描線驅動電路的電源電位相比有所變動。明確而言，當僅使用N通道型電晶體構成掃描線驅動電路時，在向該掃描線驅動電路提供高電源電位的佈線與掃描線之間至少設置有一個N通道型電晶體。此時，輸入到掃描線的高電位至少從該高電源電位下降相當於一個N通道型電晶體的臨界電壓的電位。同樣地，當僅使用P通道型電晶體構成掃描線驅動電路時，輸入到掃描線的低電位高於提供到掃描線驅動電路的低電源電位。
鑒於上述問題，已提出一種掃描線驅動電路：該掃描線驅動電路由N通道型電晶體和P通道型電晶體中的一方構成，並且能夠使提供到該掃描線驅動電路的電源電位不發生變動地輸出到掃描線。
例如，專利文獻1公開的掃描線驅動電路設置有如下N通道型電晶體，該N通道型電晶體用來控制以一定週期反復高電源電位與低電源電位的時脈信號及掃描線之間的電連接。並且，當該N通道型電晶體的汲極被輸入高電源電位時，可以利用閘極與源極間的電容耦合使閘極電位上升。由此，在專利文獻1所公開的掃描線驅動電路中，可以從上述N通道型電晶體的源極向掃描線輸出與該高電源電位相等或基本上相等的電位。
但是，主動矩陣型顯示裝置的各像素中設置的開關不侷限於一個。還有各像素中設置有多個開關並藉由分別獨立地控制開和關來進行顯示的顯示裝置。例如，專利文獻2所公開的顯示裝置的各像素中設置有分別利用不同的掃描線控制開和關的兩種電晶體(P通道型電晶體及N通道型電晶體)。並且，為了控制另行設置的兩種掃描線的電位，設置了兩種掃描線驅動電路(掃描線驅動電路A及掃描線驅動電路B)。並且，在專利文獻2所公開的顯示裝置中公開了一種另行設置的掃描線驅動電路輸出基本上反相的信號的結構。
如專利文獻2所示，還有藉由使掃描線驅動電路對兩種掃描線中的一方輸出與另一方反相的信號或基本上反相的信號來進行顯示的顯示裝置。這裏，上述掃描線驅動電路也可以使用N通道型電晶體和P通道型電晶體中的一方構成。例如，可以將專利文獻1所公開的掃描線驅動電路的輸出信號輸出到兩種掃描線中的一方及反相器中，並將該反相器的輸出信號輸出到兩種掃描線中的另一方。
[專利文獻1]日本專利申請公開第2008-122939號公報
[專利文獻2]日本專利申請公開第2006-106786號公報
但是，當上述反相器使用N通道型電晶體和P通道型電晶體中的一方構成時，會產生較大的直通電流。這會直接導致顯示裝置的耗電量增大。
鑒於上述問題，本發明的一個方式的目的之一是：在包括由N通道型電晶體和P通道型電晶體中的一方構成的掃描線驅動電路的顯示裝置中，降低對兩種掃描線中的一方輸出與另一方反相的信號或基本上反相的信號時的耗電量。
本發明的一個方式的顯示裝置包括：分別對兩種掃描線中的一方輸出信號的多個脈衝輸出電路；分別對兩種掃描線中的另一方輸出與脈衝輸出電路所輸出的信號反相的信號或基本上反相的信號的多個反相脈衝輸出電路。並且，多個反相脈衝輸出電路分別根據用來使多個脈衝輸出電路工作的信號而工作。
明確而言，本發明的一個方式是一種顯示裝置，其包括：配置為m行n列(m、n為4以上的自然數)的多個像素；與配置在第一行的n個像素電連接的第一掃描線及第一反相掃描線至與配置在第m行的n個像素電連接的第m掃描線及第m反相掃描線；以及與第一掃描線至第m掃描線及第一反相掃描線至第m反相掃描線電連接的移位暫存器。配置在第k行(k為m以下的自然數)的像素具有當第k掃描線被輸入選擇信號時變為導通狀態的第一開關以及當第k反相掃描線被輸入選擇信號時變為導通狀態的第二開關。移位暫存器具有第一脈衝輸出電路至第m脈衝輸出電路以及第一反相脈衝輸出電路至第m反相脈衝輸出電路。第s(s為(m-2)以下的自然數)脈衝輸出電路被輸入起始脈衝(僅限於s為1時)或第(s-1)脈衝輸出電路所輸出的移位脈衝，並對第s掃描線輸出選擇信號且對第(s+1)脈衝輸出電路輸出移位脈衝，並且具有當被輸入起始脈衝或第(s-1)脈衝輸出電路所輸出的移位脈衝時在第一期間中保持導通狀態的第一電晶體及第二電晶體。在第一期間中，藉由利用第一電晶體的閘極與源極間的電容耦合和第二電晶體的閘極與源極間的電容耦合中的至少一方，作為選擇信號從第一電晶體的源極輸出與被輸入到第一電晶體的汲極的電位相等或基本上相等的電位，並且，作為移位脈衝從第二電晶體的源極輸出與被輸入到第二電晶體的汲極的電位相等或基本上相等的電位。第s反相脈衝輸出電路被輸入起始脈衝(僅限於s為1時)或第(s-1)脈衝輸出電路所輸出的移位脈衝並對第s反相掃描線輸出選擇信號，並且具有當被輸入起始脈衝或第(s-1)脈衝輸出電路所輸出的移位脈衝時在第二期間中保持截止狀態的第三電晶體。在第二期間之後，從第三電晶體的源極向第s反相掃描線輸出選擇信號，第一期間是與第二期間相同或包含於第二期間中的期間。
本發明的一個方式的顯示裝置利用多種信號控制反相脈衝輸出電路的工作。因此，可以降低該反相脈衝輸出電路中產生的直通電流。作為該多種信號使用用來使多個脈衝輸出電路工作的信號。也就是說，不需要另行生成信號就能使該反相脈衝輸出電路進行工作。
下面，使用圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
首先，參照圖1至圖7B對本發明的一個方式的顯示裝置的結構例進行說明。 <顯示裝置的結構例>
圖1是示出顯示裝置的結構例的圖。圖1所示的顯示裝置包括：配置為m行n列的多個像素10；掃描線驅動電路1；信號線驅動電路2；電流源3；分別與配置於多個像素10中的一行的像素電連接且電位由掃描線驅動電路1控制的m個掃描線4、m個掃描線5、m個掃描線6以及m個反相掃描線7；分別與配置於多個像素10中的一行的像素電連接且電位由信號線驅動電路2控制的n個信號線8；以及設置有多個支線且與電流源3電連接的電源線9。 <掃描線驅動電路的結構例>
圖2是示出圖1所示的顯示裝置所具有掃描線驅動電路1的結構例的圖。圖2所示的掃描線驅動電路1包括：提供第一掃描線驅動電路用時脈信號(GCK-1)的佈線至提供第六掃描線驅動電路用時脈信號(GCK-6)的佈線；提供第一脈衝寬度控制信號A(PWC-A1)的佈線及提供第二脈衝寬度控制信號A(PWC-A2)的佈線；提供第一脈衝寬度控制信號B(PWC-B1)的佈線至提供第六脈衝寬度控制信號B(PWC-B6)的佈線；提供第一脈衝寬度控制信號C(PWC-C1)的佈線至提供第三脈衝寬度控制信號C(PWC-C3)的佈線；藉由掃描線4_1、掃描線5_1及掃描線6_1與配置於第一行的n個像素10電連接的第一脈衝輸出電路20_1至藉由掃描線4_m、掃描線5_m及掃描線6_m與配置於第m行的n個像素10電連接的第m脈衝輸出電路20_m；以及藉由反相掃描線7_1與配置於第一行的n個像素10電連接的第一反相脈衝輸出電路60_1至藉由反相掃描線7_m與配置於第m行的n個像素10電連接的第m反相脈衝輸出電路60_m。
另外，第一脈衝輸出電路20_1至第m脈衝輸出電路20_m能夠利用輸入到第一脈衝輸出電路20_1的掃描線驅動電路用起始脈衝(GSP)使移位脈衝依次移位。明確而言，第一脈衝輸出電路20_1被輸入掃描線驅動電路用起始脈衝(GSP)後對第二脈衝輸出電路20_2輸出移位脈衝。接著，第二脈衝輸出電路20_2被輸入從第一脈衝輸出電路20_1輸出的移位脈衝後對第三脈衝輸出電路20-3輸出移位脈衝。一直進行上述工作直至第m脈衝輸出電路被輸入移位脈衝。
並且，作為第一脈衝輸出電路20_1至第m脈衝輸出電路20_m，當被輸入掃描線驅動電路用起始脈衝(GSP)或移位脈衝時，能夠分別對掃描線4_1至掃描線4_m中的一個、掃描線5_1至掃描線5_m中的一個及掃描線6_1至掃描線6_m中的一個輸出選擇信號。注意，選擇信號是指分別根據掃描線4_1至掃描線4_m、掃描線5_1至掃描線5_m及掃描線6_1至掃描線6_m的電位控制開和關而使其變為導通狀態的信號。
圖3是示出上述信號的具體波形的一個例子的圖。
圖3所示的第一掃描線驅動電路用時脈信號(GCK-1)是週期性地反復高位準電位(高電源電位(Vdd))和低位準電位(低電源電位(Vss))的工作比為1/2的信號。另外，第二掃描線驅動電路用時脈信號(GCK-2)是相位從第一掃描線驅動電路用時脈信號(GCK-1)錯開1/6週期的信號，第三掃描線驅動電路用時脈信號(GCK-3)是相位從第一掃描線驅動電路用時脈信號(GCK-1)錯開1/3週期的信號，第四掃描線驅動電路用時脈信號(GCK-4)是相位從第一掃描線驅動電路用時脈信號(GCK-1)錯開1/2週期的信號，第五掃描線驅動電路用時脈信號(GCK-5)是相位從第一掃描線驅動電路用時脈信號(GCK-1)錯開2/3週期的信號，第六掃描線驅動電路用時脈信號(GCK-6)是相位從第一掃描線驅動電路用時脈信號(GCK-1)錯開5/6週期的信號。
圖3所示的第一脈衝寬度控制信號A(PWC-A1)是週期性地反復高位準電位(高電源電位(Vdd))和低位準電位(低電源電位(Vss))的工作比為2/5的信號。另外，第二脈衝寬度控制信號A(PWC-A2)是相位從第一脈衝寬度控制信號A(PWC-A1)錯開1/2週期的信號。
圖3所示的第一脈衝寬度控制信號B(PWC-B1)是週期性地反復高位準電位(高電源電位(Vdd))和低位準電位(低電源電位(Vss))的工作比為2/15的信號。另外，第二脈衝寬度控制信號B(PWC-B2)是相位從第一脈衝寬度控制信號B(PWC-B1)錯開1/6週期的信號，第三脈衝寬度控制信號B(PWC-B3)是相位從第一脈衝寬度控制信號B(PWC-B1)錯開1/3週期的信號，第四脈衝寬度控制信號B(PWC-B4)是相位從第一脈衝寬度控制信號B(PWC-B1)錯開1/2週期的信號，第五脈衝寬度控制信號B(PWC-B5)是相位從第一脈衝寬度控制信號B(PWC-B1)錯開2/3週期的信號，第六脈衝寬度控制信號B(PWC-B6)是相位從第一脈衝寬度控制信號B(PWC-B1)錯開5/6週期的信號。
圖3所示的第一脈衝寬度控制信號C(PWC-C1)是週期性地反復高位準電位(高電源電位(Vdd))和低位準電位(低電源電位(Vss))的工作比為4/15的信號。另外，第一脈衝寬度控制信號C(PWC-C1)在第二脈衝寬度控制信號B(PWC-B2)變為高位準電位的期間及第五脈衝寬度控制信號B(PWC-B5)變為高位準電位的期間中變為高位準電位。另外，第二脈衝寬度控制信號C(PWC-C2)是相位從第一脈衝寬度控制信號C(PWC-C1)錯開1/3週期的信號，第三脈衝寬度控制信號C(PWC-C3)是相位從第一脈衝寬度控制信號C(PWC-C1)錯開2/3週期的信號。
在圖2所示的顯示裝置中，第一脈衝輸出電路20_1至第m脈衝輸出電路20_m可以使用具有相同結構的電路。但是，各脈衝輸出電路所具有的多個端子的電連接關係各不相同。參照圖2及圖4A對其具體連接關係進行說明。
第一脈衝輸出電路20_1至第m脈衝輸出電路20_m分別具有端子21至端子30。另外，端子21至端子25及端子29為輸入端子，端子26至28及端子30為輸出端子。
首先，對端子21進行說明。第一脈衝輸出電路20_1的端子21與提供掃描線驅動電路用起始脈衝(GSP)的佈線電連接，第二脈衝輸出電路20_2至第m脈衝輸出電路20_m的端子21與前級的脈衝輸出電路的端子30電連接。
接著，對端子22進行說明。第(6a-5)脈衝輸出電路20_6a-5(a為m/6以下的自然數)的端子22與提供第一掃描線驅動電路用時脈信號(GCK-1)的佈線電連接，第(6a-4)脈衝輸出電路20_6a-4的端子22與提供第二掃描線驅動電路用時脈信號(GCK-2)的佈線電連接，第(6a-3)脈衝輸出電路20_6a-3的端子22與提供第三掃描線驅動電路用時脈信號(GCK-3)的佈線電連接，第(6a-2)脈衝輸出電路20_6a-2的端子22與提供第四掃描線驅動電路用時脈信號(GCK-4)的佈線電連接，第(6a-1)脈衝輸出電路20_6a-1的端子22與提供第五掃描線驅動電路用時脈信號(GCK-5)的佈線電連接，第6a脈衝輸出電路20_6a的端子22與提供第六掃描線驅動電路用時脈信號(GCK-6)的佈線電連接。
接著，對端子23進行說明。第(6a-5)脈衝輸出電路20_6a-5的端子23、第(6a-3)脈衝輸出電路20_6a-3的端子23及第(6a-1)脈衝輸出電路20_6a-1的端子23與提供第一脈衝寬度控制信號A(PWC-A1)的佈線電連接，第(6a-4)脈衝輸出電路20_6a-4的端子23、第(6a-2)脈衝輸出電路20_6a-2的端子23及第6a脈衝輸出電路20_6a的端子23與提供第二脈衝寬度控制信號A(PWC-A2)的佈線電連接。
接著，對端子24進行說明。第(6a-5)脈衝輸出電路20_6a-5的端子24與提供第一脈衝寬度控制信號B(PWC-B1)的佈線電連接，第(6a-4)脈衝輸出電路20_6a-4的端子24與提供第二脈衝寬度控制信號B(PWC-B2)的佈線電連接，第(6a-3)脈衝輸出電路20_6a-3的端子24與提供第三脈衝寬度控制信號B(PWC-B3)的佈線電連接，第(6a-2)脈衝輸出電路20_6a-2的端子24與提供第四脈衝寬度控制信號B(PWC-B4)的佈線電連接，第(6a-1)脈衝輸出電路20_6a-1的端子24與提供第五脈衝寬度控制信號B(PWC-B5)的佈線電連接，第6a脈衝輸出電路20_6a的端子24與提供第六脈衝寬度控制信號B(PWC-B6)的佈線電連接。
接著，對端子25進行說明。第(6a-5)脈衝輸出電路20_6a-5的端子25及第(6a-2)脈衝輸出電路20_6a-2的端子25與提供第一脈衝寬度控制信號C(PWC-C1)的佈線電連接，第(6a-4)脈衝輸出電路20_6a-4的端子25及第(6a-1)脈衝輸出電路20_6a-1的端子25與提供第二脈衝寬度控制信號C(PWC-C2)的佈線電連接，第(6a-3)脈衝輸出電路20_6a-3的端子25及第6a脈衝輸出電路20_6a的端子25與提供第三脈衝寬度控制信號C(PWC-C3)的佈線電連接。
接著，對端子26進行說明。第x脈衝輸出電路20_x(x為m以下的自然數)的端子26與配置於第x行的掃描線4_x電連接。
接著，對端子27進行說明。第x脈衝輸出電路20_x的端子27與配置於第x行的掃描線5_x電連接。
接著，對端子28進行說明。第x脈衝輸出電路20_x的端子28與配置於第x行的掃描線6_x電連接。
接著，對端子29進行說明。第y脈衝輸出電路20_y(y為(m-3)以下的自然數)的端子29與第(y+3)脈衝輸出電路20_y+3的端子30電連接，第(m-2)脈衝輸出電路20_m-2的端子29與提供第(m-2)脈衝輸出電路用停止信號(STP1)的佈線電連接，第(m-1)脈衝輸出電路20_m-1的端子29與提供第(m-1)脈衝輸出電路用停止信號(STP2)的佈線電連接，第m脈衝輸出電路20_m的端子29與提供第m脈衝輸出電路用停止信號(STP3)的佈線電連接。另外，當設置有第(m+1)脈衝輸出電路時，第(m-2)脈衝輸出電路用停止信號(STP1)是相當於從該第(m+1)脈衝輸出電路的端子30輸出的信號，當設置有第(m+2)脈衝輸出電路時，第(m-1)脈衝輸出電路用停止信號(STP2)是相當於從該第(m+2)脈衝輸出電路的端子30輸出的信號，當設置有第(m+3)脈衝輸出電路時，第m脈衝輸出電路用停止信號(STP3)是相當於從該第(m+3)脈衝輸出電路的端子30輸出的信號。具體地，實際上可以作為虛擬電路設置第(m+1)脈衝輸出電路至第(m+3)脈衝輸出電路或從外部直接輸入該信號等。
由於已經說明了各脈衝輸出電路的端子30的連接關係，所以在此援用上述說明。
另外，在圖2所示的顯示裝置中，第一反相脈衝輸出電路60_1至第m反相脈衝輸出電路60_m可以使用具有相同結構的電路。但是，各反相脈衝輸出電路所具有的多個端子的電連接關係各不相同。參照圖2及圖4B對具體連接關係進行說明。
第一反相脈衝輸出電路60_1至第m反相脈衝輸出電路60_m分別具有端子61至端子65。另外，端子61至端子64為輸入端子，端子65為輸出端子。
首先，對端子61進行說明。第一反相脈衝輸出電路60_1的端子61與提供掃描線驅動電路用起始脈衝(GSP)的佈線電連接，第二反相脈衝輸出電路60_2至第m反相脈衝輸出電路60_m的端子61與前級的脈衝輸出電路的端子30電連接。
接著，對端子62進行說明。第x反相脈衝輸出電路60_x的端子62與第x脈衝輸出電路20_x的端子30電連接。
接著，對端子63進行說明。第(6a-5)反相脈衝輸出電路60_6a-5的端子63與提供第四脈衝寬度控制信號B(PWC-B4)的佈線電連接，第(6a-4)反相脈衝輸出電路60_6a-4的端子63與提供第五脈衝寬度控制信號B(PWC-B5)的佈線電連接，第(6a-3)反相脈衝輸出電路60_6a-3的端子63與提供第六脈衝寬度控制信號B(PWC-B6)的佈線電連接，第(6a-2)反相脈衝輸出電路60_6a-2的端子63與提供第一脈衝寬度控制信號B(PWC-B1)的佈線電連接，第(6a-1)反相脈衝輸出電路60_6a-1的端子63與提供第二脈衝寬度控制信號B(PWC-B2)的佈線電連接，第6a反相脈衝輸出電路60_6a的端子63與提供第三脈衝寬度控制信號B(PWC-B3)的佈線電連接。
接著，對端子64進行說明。第y反相脈衝輸出電路60_y的端子64與第(y+3)脈衝輸出電路20_y+3的端子30電連接，第(m-2)反相脈衝輸出電路60_m-2的端子64與提供第(m-2)脈衝輸出電路用停止信號(STP1)的佈線電連接，第(m-1)反相脈衝輸出電路60_m-1的端子64與提供第(m-1)脈衝輸出電路用停止信號(STP2)的佈線電連接，第m反相脈衝輸出電路60_m的端子64與提供第m脈衝輸出電路用停止信號(STP3)的佈線電連接。
接著，對端子65進行說明。第x反相脈衝輸出電路60_x的端子65與配置於第x行的反相掃描線7_x電連接。 <脈衝輸出電路的結構例>
圖5A是示出圖2及圖4A所示的脈衝輸出電路的結構例的圖。圖5A所示的脈衝輸出電路具有電晶體31至電晶體42。
電晶體31的源極和汲極中的一方與提供高電源電位(Vdd)的佈線(以下也稱為高電源電位線)電連接，閘極與端子21電連接。
電晶體32的源極和汲極中的一方與提供低電源電位(Vss)的佈線(以下也稱為低電源電位線)電連接，源極和汲極中的另一方與電晶體31的源極和汲極中的另一方電連接。
電晶體33的源極和汲極中的一方與端子22電連接，源極和汲極中的另一方與端子30電連接，閘極與電晶體31的源極和汲極中的另一方及電晶體32的源極和汲極中的另一方電連接。
電晶體34的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與端子30電連接，閘極與電晶體32的閘極電連接。
電晶體35的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與電晶體32的閘極及電晶體34的閘極電連接，閘極與端子21電連接。
電晶體36的源極和汲極中的一方與高電源電位線電連接，源極和汲極中的另一方與電晶體32的閘極、電晶體34的閘極及電晶體35的源極和汲極中的另一方電連接，閘極與端子29電連接。
電晶體37的源極和汲極中的一方與端子23電連接，源極和汲極中的另一方與端子26電連接，閘極與電晶體31的源極和汲極中的另一方、電晶體32的源極和汲極中的另一方及電晶體33的閘極電連接。
電晶體38的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與端子26電連接，閘極與電晶體32的閘極、電晶體34的閘極、電晶體35的源極和汲極中的另一方及電晶體36的源極和汲極中的另一方電連接。
電晶體39的源極和汲極中的一方與端子24電連接，源極和汲極中的另一方與端子27電連接，閘極與電晶體31的源極和汲極中的另一方、電晶體32的源極和汲極中的另一方、電晶體33的閘極及電晶體37的閘極電連接。
電晶體40的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與端子27電連接，閘極與電晶體32的閘極、電晶體34的閘極、電晶體35的源極和汲極中的另一方、電晶體36的源極和汲極中的另一方及電晶體38的閘極電連接。
電晶體41的源極和汲極中的一方與端子25電連接，源極和汲極中的另一方與端子28電連接，閘極與電晶體31的源極和汲極中的另一方、電晶體32的源極和汲極中的另一方、電晶體33的閘極、電晶體37的閘極及電晶體39的閘極電連接。
電晶體42的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與端子28電連接，閘極與電晶體32的閘極、電晶體34的閘極、電晶體35的源極和汲極中的另一方、電晶體36的源極和汲極中的另一方、電晶體38的閘極及電晶體40的閘極電連接。
注意，以下將電晶體31的源極和汲極中的另一方、電晶體32的源極和汲極中的另一方、電晶體33的閘極、電晶體37的閘極、電晶體39的閘極以及電晶體41的閘極彼此電連接的節點稱為節點A。並且，將電晶體32的閘極、電晶體34的閘極、電晶體35的源極和汲極中的另一方、電晶體36的源極和汲極中的另一方、電晶體38的閘極、電晶體40的閘極及電晶體42的閘極彼此電連接的節點稱為節點B。 <脈衝輸出電路的工作例>
參照圖5B對上述脈衝輸出電路的工作例進行說明。另外，在圖5B中示出當從第一脈衝輸出電路20_1將移位脈衝輸入到第二脈衝輸出電路20_2時輸入到第二脈衝輸出電路20_2的各端子的信號及從各端子輸出的信號的電位以及節點A及節點B的電位。另外，在圖中，Gout4表示脈衝輸出電路對掃描線4輸出的信號，Gout5表示脈衝輸出電路對掃描線5輸出的信號，Gout6表示脈衝輸出電路對掃描線6輸出的信號，SRout表示該脈衝輸出電路對後級的脈衝輸出電路輸出的信號。
首先，參照圖5B說明從第一脈衝輸出電路20_1將移位脈衝輸入到第二脈衝輸出電路20_2的情況。
在期間t1中，端子21被輸入高位準電位(高電源電位(Vdd))。由此，電晶體31、35變為導通狀態。因此，節點A的電位上升至高位準電位(相當於從高電源電位(Vdd)下降了電晶體31的臨界電壓後的電位)且節點B的電位降至低電源電位(Vss)。因此，電晶體33、37、39、41變為導通狀態而電晶體32、34、38、40、42變為截止狀態。因此，在期間t1中，從端子26輸出的信號成為輸入到端子23的信號，從端子27輸出的信號成為輸入到端子24的信號，從端子28輸出的信號成為輸入到端子25的信號，從端子30輸出的信號成為輸入到端子22的信號。這裏，在期間t1中，輸入到端子22至端子25的信號為低位準電位(低電源電位(Vss))。因此，在期間t1中，第二脈衝輸出電路20_2對第三脈衝輸出電路20_3的端子21以及配置於像素部的第二行的掃描線4_2、掃描線5_2及掃描線6_2輸出低位準電位(低電源電位(Vss))。
在期間t2中，端子23被輸入高位準電位(高電源電位(Vdd))。另外，節點A的電位(電晶體31的源極的電位)在期間t1中上升至高位準電位(相當於從高電源電位(Vdd)下降了電晶體31的臨界電壓後的電位)。由此，電晶體31變為截止狀態。此時，當端子23被輸入高位準電位(高電源電位(Vdd))時，利用電晶體37的閘極與源極間的電容耦合節點A的電位(電晶體37的閘極的電位)進一步上升(自舉工作)。另外，藉由進行該自舉工作，從端子26輸出的信號不會從輸入到端子23的高位準電位(高電源電位(Vdd))下降(從端子26輸出與輸入到端子23的信號相等或基本上相等的信號)。因此，在期間t2中，第二脈衝輸出電路20_2對配置於像素部的第二行的掃描線4_2輸出高位準電位(高電源電位(Vdd)=選擇信號)，並且，對第三脈衝輸出電路20_3的端子21及配置於像素部的第二行的掃描線5_2及掃描線6_2輸出低位準電位(低電源電位(Vss))。
在期間t3中，至少對端子22輸入高位準電位(高電源電位(Vdd))。因此，節點A的電位與期間t2同樣地保持比期間t1中的節點A的電位高的電位。因此，從端子26輸出的信號成為與輸入到端子23的信號相等或基本上相等的信號，從端子27輸出的信號成為與輸入到端子24的信號相等或基本上相等的信號，從端子28輸出的信號成為與輸入到端子25的信號相等或基本上相等的信號，從端子30輸出的信號成為與輸入到端子22的信號相等或基本上相等的信號。也就是說，在期間t3中，第二脈衝輸出電路20_2對第三脈衝輸出電路20_3的端子21輸出與輸入到端子22的信號相等或基本上相等的信號，對掃描線4_2輸出與輸入到端子23的信號相等或基本上相等的信號，對掃描線5_2輸出與輸入到端子24的信號相等或基本上相等的信號，並對掃描線6_2輸出與輸入到端子25的信號相等或基本上相等的信號。
在期間t4中，端子29被輸入高位準電位(高電源電位(Vdd))。因此，電晶體36變為導通狀態。因此，節點B的電位上升至高位準電位(相當於從高電源電位(Vdd)下降了電晶體36的臨界電壓後的電位)。也就是說，電晶體32、34、38、40、42變為導通狀態。另外，節點A的電位降至低位準電位(低電源電位(Vss))。也就是說，電晶體33、37、39、41變為截止狀態。因此，在期間t4中，從端子26、端子27、端子28及端子30輸出的信號都為低電源電位(Vss)。即，在期間t4中，第二脈衝輸出電路20_2對第三脈衝輸出電路20_3的端子21以及配置於像素部的第二行的掃描線4_2、掃描線5_2及掃描線6_2輸出低電源電位(Vss)。 <反相脈衝輸出電路的結構例>
圖6A是示出圖2及圖4B所示的反相脈衝輸出電路的結構例的圖。圖6A所示的反相脈衝輸出電路具有電晶體71至電晶體77。
電晶體71的源極和汲極中的一方與高電源電位線電連接，閘極與端子63電連接。
電晶體72的源極和汲極中的一方與高電源電位線電連接，源極和汲極中的另一方與電晶體71的源極和汲極中的另一方電連接，閘極與端子64電連接。
電晶體73的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與電晶體71的源極和汲極中的另一方及電晶體72的源極和汲極中的另一方電連接，閘極與端子61電連接。
電晶體74的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與電晶體71的源極和汲極中的另一方、電晶體72的源極和汲極中的另一方及電晶體73的源極和汲極中的另一方電連接，閘極與端子62電連接。
電晶體75的源極和汲極中的一方與高電源電位線電連接，源極和汲極中的另一方與端子65電連接，閘極與電晶體71的源極和汲極中的另一方、電晶體72的源極和汲極中的另一方、電晶體73的源極和汲極中的另一方及電晶體74的源極和汲極中的另一方電連接。
電晶體76的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與端子65電連接，閘極與端子61電連接。
電晶體77的源極和汲極中的一方與低電源電位線電連接，源極和汲極中的另一方與端子65電連接，閘極與端子62電連接。
注意，以下將電晶體71的源極和汲極中的另一方、電晶體72的源極和汲極中的另一方、電晶體73的源極和汲極中的另一方、電晶體74的源極和汲極中的另一方及電晶體75的閘極彼此電連接的節點稱為節點C。 <反相脈衝輸出電路的工作例>
參照圖6B對上述反相脈衝輸出電路的工作例進行說明。另外，在圖6B中示出在期間t1至期間t4中第二反相脈衝輸出電路20_2的各端子被輸入的信號及輸出的信號的電位以及節點C的電位。另外，圖6B中的期間t1至期間t4與圖5B中的期間t1至t4為相同的期間。另外，在圖6B中，在括弧中標出輸入到各端子的信號。另外，在圖中GBout表示從反相脈衝輸出電路輸出到對應的反相掃描線的信號。
在期間t1至期間t3中，至少對端子61和端子62中的一方輸入高位準電位(高電源電位(Vdd))。由此，電晶體73、74、76、77變為導通狀態。因此，節點C的電位降至低位準電位(低電源電位(Vss))。因此，電晶體75變為截止狀態。因此，在期間t1至期間t3中，從端子65輸出的信號變為低位準電位(低電源電位(Vss))。因此，在期間t1至期間t3中，第二反相脈衝輸出電路60_2對配置於像素部的第二行的反相掃描線7_2輸出低位準電位(低電源電位(Vss))。
在期間t4中，端子61及端子62被輸入低位準電位(低電源電位(Vss))，端子64被輸入高位準電位(高電源電位(Vdd))。因此，電晶體73、74、76、77變為截止狀態，電晶體72變為導通狀態。因此，節點C的電位上升至高位準電位(相當於從高電源電位(Vdd)下降了電晶體72的臨界電壓後的電位)，電晶體75變為導通狀態。注意，當節點C的電位上升至相當於從高電源電位(Vdd)下降了電晶體72的臨界電壓後的電位時，電晶體72變為截止狀態。並且，在電晶體72變為截止狀態的階段，電晶體75保持導通狀態。此時，節點C的電位在電晶體72變為截止狀態之後進一步上升。這是由於電晶體75的閘極(節點C)與源極間產生電容耦合的緣故。因此，從端子65輸出的信號不會從高電源電位(Vdd)下降。由此，在期間t4中，從端子65輸出的信號為高電源電位(Vdd)。即，在期間t4中，第二反相脈衝輸出電路60_2對配置於像素部的第二行的反相掃描線7_2輸出高電源電位(Vdd)。 <像素的結構例>
圖7A是示出圖1所示的像素10的結構例的電路圖。圖7A所示的像素10包括電晶體11至16、電容17、18以及具有藉由一對電極間電流激發而發光的有機物的元件(以下也稱為有機電致發光(EL)元件)19。
電晶體11的源極和汲極中的一方與信號線8電連接，閘極與掃描線6電連接。
電晶體12的源極和汲極中的一方與提供電位V1的佈線電連接，閘極與掃描線5電連接。注意，這裏電位V1是指比高電源電位(Vdd)低且比低電源電位(Vss)高的電位。
電晶體13的源極和汲極中的一方與電源線9電連接，閘極與電晶體12的源極和汲極中的另一方電連接。
電晶體14的源極和汲極中的一方與電晶體11的源極和汲極中的另一方電連接，源極和汲極中的另一方與電晶體13的源極和汲極中的另一方電連接，閘極與掃描線5電連接。
電晶體15的源極和汲極中的一方與提供電位V0的佈線電連接，源極和汲極中的另一方與電晶體13的源極和汲極中的另一方及電晶體14的源極和汲極中的另一方電連接，閘極與掃描線4電連接。注意，這裏電位V0是指比電位V1低且比低電源電位(Vss)高的電位。
電晶體16的源極和汲極中的一方與電晶體13的源極和汲極中的另一方、電晶體14的源極和汲極中的另一方及電晶體15的源極和汲極中的另一方電連接，閘極與反相掃描線7電連接。
電容17的一個電極與電晶體12的源極和汲極中的另一方及電晶體13的閘極電連接，另一個電極與電晶體11的源極和汲極中的另一方及電晶體14的源極和汲極中的一方電連接。
電容18的一個電極與電晶體11的源極和汲極中的另一方、電晶體14的源極和汲極中的一方及電容17的另一個電極電連接，另一個電極與電晶體13的源極和汲極中的另一方、電晶體14的源極和汲極中的另一方、電晶體15的源極和汲極中的另一方及電晶體16的源極和汲極中的一方電連接。
有機EL元件19的陽極與電晶體16的源極和汲極中的另一方電連接，陰極與提供公共電位的佈線電連接。另外，施加到與上述電晶體12的源極和汲極中的一方電連接的佈線的公共電位可以與施加到有機EL元件19的陰極的公共電位不同。
另外，這裏電源線9所提供的電位是比高電源電位(Vdd)低且比電位V1高的電位，公共電位是比低電源電位(Vss)低的電位。
另外，以下將電晶體12的源極和汲極中的另一方、電晶體13的閘極及電容17的一個電極彼此電連接的節點稱為節點D，將電晶體11的源極和汲極中的另一方、電晶體14的源極和汲極中的一方、電容17的另一個電極及電容18的一個電極彼此電連接的節點稱為節點E，將電晶體13的源極和汲極中的另一方、電晶體14的源極和汲極中的另一方、電晶體15的源極和汲極中的另一方、電晶體16的源極和汲極中的一方及電容18的另一個電極彼此電連接的節點稱為節點F。 <像素的工作例>
參照圖7A和7B對上述像素的工作例進行說明。具體地，以下參照圖7A和7B對包含於圖5B及圖6B所示的期間t1至期間t4中的期間ta至期間th中的像素的工作例進行說明。另外，圖7B示出配置於像素部中的第二行的掃描線4_2、掃描線5_2及掃描線6_2以及反相掃描線7_2的電位以及節點D至節點F的電位。另外，圖7B中在括弧中標出輸入到各佈線的信號。
在期間ta中，掃描線4_2被輸入選擇信號，而掃描線5_2、掃描線6_2及反相掃描線7_2不被輸入選擇信號。因此，電晶體15變為導通狀態而電晶體11、12、14、16變為截止狀態。其結果，節點F的電位變為電位V0。
在期間tb中，掃描線5_2被輸入選擇信號。因此，電晶體12、14變為導通狀態。其結果，節點D的電位變為電位V1，節點E的電位變為電位V0。並且，當節點D的電位變為電位V1時，電晶體13變為導通狀態。
在期間tc中，掃描線4_2不被輸入選擇信號。因此，電晶體15變為截止狀態。這裏，電晶體13直到閘極與源極間的電壓變為臨界電壓以下為止保持導通狀態。即，電晶體13直到節點E、F(電晶體13的源極)的電位變為相當於從節點D的電位(電位V1)下降了電晶體13的臨界電壓(Vth13)後的值為止保持導通狀態。其結果，節點E、F的電位變為上述值。
在期間td中，掃描線5_2不被輸入選擇信號。因此，電晶體12、14變為截止狀態。
在期間te中，掃描線6_2被輸入選擇信號。因此，電晶體11變為導通狀態。另外，假設信號線8被提供有對應於影像信號的電位(Vdata)。其結果，節點E的電位變為對應於該影像信號的電位(Vdata)。並且，節點D和節點F的電位也根據節點E的電位發生變動。具體地，處於浮動狀態的節點D的電位上升或下降相當於因藉由電容17與節點E的電容耦合節點E的電位變動的值(對應於影像信號的電位(Vdata)與相當於從電位V1下降了電晶體13的臨界電壓(Vth13)後的值的差)(節點D的電位變為V1+〔Vdata-(V1-Vth13)〕=Vdata+Vth13)，並且處於浮動狀態的節點F的電位上升或下降相當於因藉由電容18與節點E的電容耦合該節點E的電位變動的值(節點F的電位變為V1-Vth13+〔Vdata-(V1-Vth13)〕=Vdata)。
在期間tf中，掃描線4_2被輸入選擇信號。因此，電晶體15變為導通狀態。其結果，節點F的電位變為電位V0。
在期間tg中，掃描線4_2不被輸入選擇信號。因此，電晶體15變為截止狀態。
在期間th中，反相掃描線7_2被輸入選擇信號。因此，電晶體16變為導通狀態。其結果，對應於電晶體13的閘極與源極間的電壓的電流被提供到有機EL元件19。這裏，該電壓為節點D的電位(Vdata+Vth13)與節點F的電位的差。此時，被提供到有機EL元件19的電流(電晶體13的飽和區中的汲極電流)不取決於電晶體13的臨界電壓。
藉由上述工作，像素10根據對應於影像信號的電位(Vdata)進行顯示。在上述像素的工作例中，可以不依賴於像素10中設置的電晶體13的臨界電壓地對有機EL元件19提供電流。因此，本說明書中公開的顯示裝置即使在多個像素所具有的電晶體13的臨界電壓不均勻的情況下，也可以抑制顯示品質下降。 <關於本說明書中公開的顯示裝置>
本說明書中公開的顯示裝置利用多種信號控制反相脈衝輸出電路的工作。因此，可以降低該反相脈衝輸出電路中產生的直通電流。作為該多種信號使用用來使多個脈衝輸出電路工作的信號。也就是說，不需要另行生成信號就能使該反相脈衝輸出電路進行工作。 <變形例>
上述顯示裝置是本發明的一個方式，並且具有與上述顯示裝置不同的結構的顯示裝置也包含於本發明內。下面，舉例示出本發明的另一個方式。注意，具有作為本發明的另一個方式例示出的多個內容的顯示裝置也包含於本發明內。 <顯示裝置的變形例>
雖然作為上述顯示裝置例示出在各像素中設置有機EL元件的顯示裝置(以下也稱為EL顯示裝置)，但是本發明的顯示裝置不侷限於EL顯示裝置。例如，本發明的顯示裝置也可以使用藉由控制液晶配向來進行顯示的顯示裝置(液晶顯示裝置)。 <掃描線驅動電路的變形例>
另外，上述掃描線驅動電路的結構不侷限於圖2所示的結構。例如，也可以使用圖8所示的掃描線驅動電路作為上述顯示裝置所具有掃描線驅動電路。
圖8所示的掃描線驅動電路具有去除了圖2所示的掃描線驅動電路中的提供第一脈衝寬度控制信號C(PWC-C1)的佈線至提供第三脈衝寬度控制信號C(PWC-C3)的佈線的結構。下面，示出圖8所示的掃描線驅動電路所具有的第一脈衝輸出電路20_1至第m脈衝輸出電路20_m的各端子25(關於端子25請參照圖4A和4B)的連接關係。
第(6a-5)脈衝輸出電路20_6a-5(a為m/6以下的自然數)的端子25與提供第二脈衝寬度控制信號B(PWC-B2)的佈線電連接，第(6a-4)脈衝輸出電路20_6a-4的端子25與提供第三脈衝寬度控制信號B(PWC-B3)的佈線電連接，第(6a-3)脈衝輸出電路20_6a-3的端子25與提供第四脈衝寬度控制信號B(PWC-B4)的佈線電連接，第(6a-2)脈衝輸出電路20_6a-2的端子25與提供第五脈衝寬度控制信號B(PWC-B5)的佈線電連接，第(6a-1)脈衝輸出電路20_6a-1的端子25與提供第六脈衝寬度控制信號B(PWC-B6)的佈線電連接，第六脈衝輸出電路20_6a的端子25與提供第一脈衝寬度控制信號B(PWC-B1)的佈線電連接。
圖8所示的掃描線驅動電路能夠與圖2所示的掃描線驅動電路進行同樣的工作。另外，與圖2所示的掃描線驅動電路相比，圖8所示的掃描線驅動電路可以減少佈線個數及信號數。另一方面，與圖8所示的掃描線驅動電路相比，圖2所示的掃描線驅動電路可以抑制提供到掃描線5及掃描線6的選擇信號的遲延。也就是說，在圖2所示的掃描線驅動電路中分別設置了對掃描線5提供選擇信號的佈線與對掃描線6提供選擇信號的佈線，而在圖8所示的掃描線驅動電路中共用一個具有上述功能的佈線。因此，與圖2所示的掃描線驅動電路相比，在圖8所示的掃描線驅動電路中，對掃描線4及掃描線5提供選擇信號時的負載變大。 <脈衝輸出電路的變形例>
另外，上述掃描線驅動電路所具有的脈衝輸出電路的結構不侷限於圖5A所示的結構。例如，可以使用圖9A至圖11所示的脈衝輸出電路作為上述掃描線驅動電路所具有的脈衝輸出電路。
圖9A所示的脈衝輸出電路具有對圖5A所示的脈衝輸出電路附加了電晶體50的結構，該電晶體50的源極和汲極中的一方與高電源電位線電連接，源極和汲極中的另一方與節點B電連接，閘極與復位端子(Reset)電連接。另外，可以使上述復位端子(Reset)在顯示裝置的垂直回掃期間中被輸入高位準電位而在垂直回掃期間以外的期間中被輸入低位準電位。由此，可以將脈衝輸出電路的各節點的電位初始化，由此可以防止發生故障。
圖9B所示的脈衝輸出電路具有對圖5A所示的脈衝輸出電路附加了電晶體51的結構，該電晶體51的源極和汲極中的一方與電晶體31的源極和汲極中的另一方以及電晶體32的源極和汲極中的另一方電連接，源極和汲極中的另一方與電晶體33的閘極、電晶體37的閘極、電晶體39的閘極及電晶體41的閘極電連接，閘極與高電源電位線電連接。另外，電晶體51在節點A的電位變為高位準電位的期間(圖5B所示的期間t1至期間t3)中變為截止狀態。因此，藉由採用附加了電晶體51的結構，在期間t1至期間t3中，可以截斷電晶體33的閘極、電晶體37的閘極、電晶體39的閘極及電晶體41的閘極與電晶體31的源極和汲極中的另一方及電晶體32的源極和汲極中的另一方的電連接。由此，在包含於期間t1至期間t3的期間中，可以減少在該脈衝輸出電路中進行自舉工作時的負載。
圖10所示的脈衝輸出電路具有對圖5A所示的脈衝輸出電路附加了電晶體52至電晶體55的結構。其中，電晶體52的源極和汲極中的一方與電晶體33的閘極電連接，源極和汲極中的另一方與電晶體31的源極和汲極中的另一方及電晶體32的源極和汲極中的另一方電連接，閘極與高電源電位線電連接；電晶體53的源極和汲極中的一方與電晶體41的閘極電連接，源極和汲極中的另一方與電晶體31的源極和汲極中的另一方及電晶體32的源極和汲極中的另一方電連接，閘極與高電源電位線電連接；電晶體54的源極和汲極中的一方與電晶體39的閘極電連接，源極和汲極中的另一方與電晶體31的源極和汲極中的另一方及電晶體32的源極和汲極中的另一方電連接，閘極與高電源電位線電連接；電晶體55的源極和汲極中的一方與電晶體37的閘極電連接，源極和汲極中的另一方與電晶體31的源極和汲極中的另一方及電晶體32的源極和汲極中的另一方電連接，閘極與高電源電位線電連接。另外，藉由設置上述電晶體52至電晶體55，可以減少在該脈衝輸出電路中進行自舉工作時的負載。
圖11所示的脈衝輸出電路具有對圖5A所示的脈衝輸出電路中的提供低電源電位的佈線被分割了的結構。明確而言，圖11所示的脈衝輸出電路包括：與電晶體32的源極和汲極中的一方、電晶體34的源極和汲極中的一方及電晶體35的源極和汲極中的一方電連接的提供低電源電位(Vss1)的佈線；以及與電晶體38的源極和汲極中的一方、電晶體40的源極和汲極中的一方及電晶體42的源極和汲極中的一方電連接的提供低電源電位(Vss2)的佈線。簡言之，前者是對脈衝輸出電路中有助於移位脈衝的移位的部分提供低電源電位的佈線，後者是對脈衝輸出電路中有助於對掃描線提供電位的部分提供低電源電位的佈線。在圖11所示的脈衝輸出電路中，即使提供低電源電位(Vss2)的佈線的電位發生變動，提供低電源電位(Vss1)的佈線的電位也不會發生變動。也就是說，可以確保脈衝輸出電路中的移位脈衝的移位。
另外，也可以組合多個作為變形例所說明的內容用於圖5A所示的脈衝輸出電路。 <反相脈衝輸出電路的變形例>
另外，上述掃描線驅動電路所具有的反相脈衝輸出電路的結構不侷限於圖6A所示的結構。例如，也可以使用圖12A和12B所示的反相脈衝輸出電路作為上述掃描線驅動電路所具有的反相脈衝輸出電路。
圖12A所示的反相脈衝輸出電路具有對圖6A所示的反相脈衝輸出電路附加了電晶體80的結構，電晶體80的源極和汲極中的一方與電晶體71的源極和汲極中的另一方、電晶體72的源極和汲極中的另一方、電晶體73的源極和汲極中的另一方、電晶體74的源極和汲極中的另一方電連接，源極和汲極中的另一方與電晶體75的閘極電連接，閘極與高電源電位元線電連接。
圖12B所示的反相脈衝輸出電路具有圖6A所示的反相脈衝輸出電路中的提供低電源電位的佈線被分割了結構。明確而言，圖12B所示的反相脈衝輸出電路包括：與電晶體73的源極和汲極中的一方及電晶體74的源極和汲極中的一方電連接的提供低電源電位(Vss1)的佈線；以及與電晶體76的源極和汲極中的一方及電晶體77的源極和汲極中的一方電連接的提供低電源電位(Vss2)的佈線。
另外，也可以組合多個作為變形例說明的內容用於圖6A所示的反相脈衝輸出電路。 <像素的變形例>
另外，上述顯示裝置所具有的像素的結構不侷限於圖7A所示的結構。例如，雖然圖7A所示的像素僅使用N通道型電晶體構成，但是本發明不侷限於該結構。也就是說，作為本發明的一個方式的顯示裝置，也可以僅使用P通道型電晶體構成像素或者組合N通道型電晶體及P通道型電晶體構成像素。
另外，如圖7A所示，當作為像素中設置的電晶體僅使用單極性電晶體時，可以實現像素的高集體化。這是由於如下緣故：當藉由對半導體層注入雜質來對電晶體賦予極性時，需要在N通道型電晶體與P通道型電晶體之間留有間隔(margin)，而當僅使用單極性電晶體構成像素時不需要該間隔。 <安裝有液晶顯示裝置的各種電子裝置>
以下，參照圖13A至圖13F對安裝有本說明書所公開的液晶顯示裝置的電子裝置的例子進行說明。
圖13A是示出筆記本型個人電腦的圖，該筆記本型個人電腦由主體2201、外殼2202、顯示部2203和鍵盤2204等構成。
圖13B示出可攜式資訊終端(PDA)，在主體2211中設置有顯示部2213、外部介面2215及操作按鈕2214等。另外，作為操作用附屬部件，有觸控筆2212。
圖13C是示出作為電子紙的一個例子的電子書閱讀器2220的圖。電子書閱讀器2220由外殼2221及外殼2223的兩個外殼構成。外殼2221及外殼2223由軸部2237形成為一體，並且可以以該軸部2237為軸進行開閉動作。藉由這種結構，電子書閱讀器2220可以像紙質書籍一樣使用。
在外殼2221中安裝有顯示部2225，並且在外殼2223中安裝有顯示部2227。顯示部2225及顯示部2227既可以採用顯示連屏畫面的結構，又可以採用顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖13C中的顯示部2225)中顯示文章，而在左邊的顯示部(圖13C中的顯示部2227)中顯示影像。
此外，在圖13C中示出外殼2221具備操作部等的例子。例如，外殼2221具備電源開關2231、操作鍵2233以及揚聲器2235等。利用操作鍵2233可以翻頁。另外，也可以在與外殼的顯示部相同的面上設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接用端子(耳機端子、USB端子或可以與AC轉接器及USB電纜等的各種電纜連接的端子等)、儲存介質插入部等的結構。此外，電子書閱讀器2220也可以具有電子詞典的功能。
此外，電子書閱讀器2220也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
另外，電子紙可以應用於顯示資訊的所有領域的電子裝置。例如，除了電子書閱讀器之外還可以用於招貼、電車等交通工具的車廂廣告、信用卡等各種卡片中的顯示等。
圖13D是示出行動電話機的圖。該行動電話機由外殼2240及外殼2241的兩個外殼構成。外殼2241包括顯示面板2242、揚聲器2243、麥克風2244、指向裝置2246、影像拍攝裝置用透鏡2247以及外部連接端子2248等。另外，外殼2240具備對該行動電話機進行充電的太陽能電池單元2249、外部記憶體插槽2250等。另外，天線內置於外殼2241內部。
顯示面板2242具有觸摸屏功能，圖13D使用虛線示出作為影像被顯示出來的多個操作鍵2245。另外，該行動電話機安裝有用來將太陽能電池單元2249輸出的電壓升壓到各電路所需要的電壓的升壓電路。另外，除了上述結構以外，還可以安裝有非接觸IC晶片、小型記錄裝置等。
顯示面板2242根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2242同一面上備有影像拍攝裝置用透鏡2247，所以可以進行可視電話。揚聲器2243及麥克風2244不侷限於聲音通話，還可以用於可視電話、錄音、再生等。再者，外殼2240和外殼2241滑動而可以由如圖13D所示的展開狀態變為重合狀態，從而能夠實現便於攜帶的小型化。
外部連接端子2248能夠與AC轉接器或USB纜線等各種纜線連接，而能夠進行充電或資料通信。另外，將儲存介質插入到外部記憶體插槽2250中來可以對應更大容量的資料儲存及移動。另外，除了上述功能以外，還可以具有紅外線通信功能、電視接收功能等。
圖13E是示出數位相機的圖。該數位相機由主體2261、顯示部(A)2267、取景器2263、操作開關2264、顯示部(B)2265及電池2266等構成。
圖13F是示出電視機的圖。在電視機2270中，在外殼2271中安裝有顯示部2273。藉由顯示部2273可以顯示影像。此外，在此示出藉由支架2275支撐外殼2271的結構。
電視機2270的操作可以藉由利用外殼2271所具備的操作開關或另行提供的遙控器2280來進行。藉由利用遙控器2280所具備的操作鍵2279，可以進行頻道及音量的操作，而可以對在顯示部2273上顯示的影像進行操作。此外，也可以採用在遙控器2280中設置用來顯示從該遙控器2280輸出的資訊的顯示部2277的結構。
另外，電視機2270較佳為採用具備接收器或數據機等的結構。藉由接收器，可以接收一般電視廣播。此外，藉由數據機連接到有線或無線的通信網路，可以執行單向(從發送者到接收者)或雙向(在發送者與接收者之間或者在接收者之間)的資訊通信。
1‧‧‧掃描線驅動電路
2‧‧‧信號線驅動電路
3‧‧‧電流源
4至6‧‧‧掃描線
7‧‧‧反相掃描線
8‧‧‧信號線
9‧‧‧電源線
10‧‧‧像素
11至16‧‧‧電晶體
17、18‧‧‧電容
19‧‧‧有機EL元件
20‧‧‧脈衝輸出電路
21至30‧‧‧端子
31至42‧‧‧電晶體
50至55‧‧‧電晶體
60‧‧‧反相脈衝輸出電路
61至65‧‧‧端子
71至77‧‧‧電晶體
80‧‧‧電晶體
2201‧‧‧主體
2202‧‧‧外殼
2203‧‧‧顯示部
2204‧‧‧鍵盤
2211‧‧‧主體
2212‧‧‧觸控筆
2213‧‧‧顯示部
2214‧‧‧操作鍵
2215‧‧‧外部介面
2220‧‧‧電子書閱讀器
2221‧‧‧外殼
2223‧‧‧外殼
2225‧‧‧顯示部
2227‧‧‧顯示部
2231‧‧‧電源
2233‧‧‧操作鍵
2235‧‧‧揚聲器
2237‧‧‧軸部
2240‧‧‧外殼
2241‧‧‧外殼
2242‧‧‧顯示面板
2243‧‧‧揚聲器
2244‧‧‧麥克風
2245‧‧‧操作鍵
2246‧‧‧指向裝置
2247‧‧‧影像拍攝裝置用透鏡
2248‧‧‧外部連接端子
2249‧‧‧太陽能電池單元
2250‧‧‧外部記憶體插槽
2261‧‧‧主體
2263‧‧‧取景器
2264‧‧‧操作開關
2265‧‧‧顯示部B
2266‧‧‧電池
2267‧‧‧顯示部A
2270‧‧‧電視機
2271‧‧‧外殼
2273‧‧‧顯示部
2275‧‧‧支架
2277‧‧‧顯示部
2279‧‧‧操作鍵
2280‧‧‧遙控器
在圖式中：圖1是示出顯示裝置的結構例的圖；圖2是示出掃描線驅動電路的結構例的圖；圖3是示出各種信號的波形的一個例子的圖；圖4A是示出脈衝輸出電路的端子的圖，4B是示出反相脈衝輸出電路的端子的圖；圖5A是示出脈衝輸出電路的結構例的圖，5B是示出脈衝輸出電路的工作例的圖；圖6A是示出反相脈衝輸出電路的結構例的圖，6B是示出反相脈衝輸出電路的工作例的圖；圖7A是示出像素的結構例的圖，7B是示出像素的工作例的圖；圖8是示出掃描線驅動電路的結構例的圖；圖9A和9B是示出脈衝輸出電路的結構例的圖；圖10是示出脈衝輸出電路的結構例的圖；圖11是示出脈衝輸出電路的結構例的圖；圖12A和12B是示出反相脈衝輸出電路的結構例的圖；圖13A至13F是示出電子裝置的一個例子的圖。
本發明的選擇圖是圖2。
1‧‧‧掃描線驅動電路

权利要求:
Claims (8)
[1] 一種顯示裝置，包括：配置為m行n列(m、n為4以上的自然數)的多個像素；與配置在各個第一至第m行的該n個像素電連接的各個第一至第m掃描線；與配置在各個第一至第m行的該n個像素電連接的各個第一至第m反相掃描線；以及與該第一至第m掃描線及該第一至第m反相掃描線電連接的移位暫存器，其中，配置在該第k行(k為m以下的自然數)的該像素分別具有：當對該第k掃描線輸入選擇信號時變為導通的第一開關，以及當對該第k反相掃描線輸入選擇信號時變為導通的第二開關，該移位暫存器具有：第一至第m脈衝輸出電路，以及第一至第m反相脈衝輸出電路，其中該第s(s為(m-2)以下的自然數)脈衝輸出電路被輸入起始脈衝(僅限於s為1時)或被輸入該第(s-1)脈衝輸出電路所輸出的移位脈衝，並且該第s脈衝輸出電路對該第s掃描線輸出選擇信號並對該第(s+1)脈衝輸出電路輸出移位脈衝，該第s脈衝輸出電路具有當被輸入該起始脈衝或該第(s-1)脈衝輸出電路所輸出的該移位脈衝時變為導通並且直到第一期間結束為止都處於導通狀態的第一電晶體及第二電晶體，在該第一期間中，藉由利用該第一電晶體的閘極與源極間的電容耦合和該第二電晶體的閘極與源極間的電容耦合中的至少一方，該第s脈衝輸出電路作為選擇信號從該第一電晶體的該源極輸出與對該第一電晶體的汲極提供的電位相等或基本上相等的電位，並且，作為移位脈衝從該第二電晶體的該源極輸出與對該第二電晶體的汲極提供的電位相等或基本上相等的電位，該第s反相脈衝輸出電路被輸入該起始脈衝(僅限於s為1時)或該第(s-1)脈衝輸出電路所輸出的該移位脈衝，並且該第s反相脈衝輸出電路對該第s反相掃描線輸出選擇信號，該第s反相脈衝輸出電路具有當被輸入該起始脈衝或該第(s-1)脈衝輸出電路所輸出的該移位脈衝時變為截止並且直到第二期間結束為止處於截止狀態的第三電晶體，在該第二期間之後，該第s反相脈衝輸出電路從該第三電晶體的源極向該第s反相掃描線輸出選擇信號，並且，該第一期間相當於或包含於該第二期間中。
[2] 根據申請專利範圍第1項之顯示裝置，其中該第s脈衝輸出電路輸出該移位脈衝的期間與該第(s+1)脈衝輸出電路輸出該移位脈衝的期間重疊。
[3] 根據申請專利範圍第1項之顯示裝置，其中該像素中的該電晶體具有相同的導電型。
[4] 根據申請專利範圍第1項之顯示裝置，其中該像素具有：根據提供的電流發光的有機電致發光元件，以及從源極向該有機電致發光元件提供電流的驅動電晶體，並且提供到該有機電致發光元件的電流不取決於該驅動電晶體的臨界電壓。
[5] 一種顯示裝置，包括：配置為m行n列(m、n為4以上的自然數)的多個像素；與配置在各個第一至第m行的該n個像素電連接的各個第一至第m掃描線A；與配置在各個第一至第m行的該n個像素電連接的各個第一至第m掃描線B；與配置在各個第一至第m行的該n個像素電連接的各個第一至第m掃描線C；與配置在各個第一至第m行的該n個像素電連接的各個第一至第m反相掃描線；以及與該第一至第m掃描線A、該第一至第m掃描線B、該第一至第m掃描線C及該第一至第m反相掃描線電連接的移位暫存器，其中，配置在該第k行(k為m以下的自然數)的該像素分別具有：當對該第k掃描線A輸入選擇信號時變為導通的第一開關，當對該第k掃描線B輸入選擇信號時變為導通的第二開關，當對該第k掃描線C輸入選擇信號時變為導通的第三開關，以及當對該第k反相掃描線輸入選擇信號時變為導通的第四開關，該移位暫存器具有：第一至第m脈衝輸出電路，以及第一至第m反相脈衝輸出電路，其中該第s(s為(m-2)以下的自然數)脈衝輸出電路被輸入起始脈衝(僅限於s為1時)或被輸入該第(s-1)脈衝輸出電路所輸出的移位脈衝，並且該第s脈衝輸出電路對該第s掃描線A、B及C輸出選擇信號並對該第(s+1)脈衝輸出電路輸出移位脈衝，該第s脈衝輸出電路具有當被輸入該起始脈衝或該第(s-1)脈衝輸出電路所輸出的該移位脈衝時變為導通並且直到第一期間結束為止都處於導通狀態的第一至第四電晶體，在該第一期間中，藉由利用該第一電晶體的閘極與源極間的電容耦合、該第二電晶體的閘極與源極間的電容耦合、該第三電晶體的閘極與源極間的電容耦合和該第四電晶體的閘極與源極間的電容耦合中的至少一方，該第S脈衝輸出電路作為用於該第s掃描線A的選擇信號從該第一電晶體的該源極輸出與對該第一電晶體的汲極提供的電位相等或基本上相等的電位，作為用於該第s掃描線B的選擇信號從該第二電晶體的該源極輸出對該第二電晶體的汲極提供的電位相等或基本上相等的電位，作為用於該第s掃描線C的選擇信號從該第三電晶體的該源極輸出對該第三電晶體的汲極提供的電位相等或基本上相等的電位，並且，作為移位脈衝從該第四電晶體的該源極輸出與對該第四電晶體的汲極提供的電位相等或基本上相等的電位，該第s反相脈衝輸出電路被輸入該起始脈衝(僅限於s為1時)或該第(s-1)脈衝輸出電路所輸出的該移位脈衝，並且該第s反相脈衝輸出電路對該第s反相掃描線輸出選擇信號，該第s反相脈衝輸出電路具有當被輸入該起始脈衝或該第(s-1)脈衝輸出電路所輸出的該移位脈衝時變為截止並且直到第二期間結束為止處於截止狀態的第五電晶體，在該第二期間之後，該第s反相脈衝輸出電路從該第五電晶體的源極向該第s反相掃描線輸出選擇信號，並且，該第一期間相當於或包含於該第二期間中。
[6] 根據申請專利範圍第5項之顯示裝置，其中該第s脈衝輸出電路輸出該移位脈衝的期間與該第(s+1)脈衝輸出電路輸出該移位脈衝的期間重疊。
[7] 根據申請專利範圍第5項之顯示裝置，其中該像素中的該電晶體具有相同的導電型。
[8] 根據申請專利範圍第5項之顯示裝置，其中該像素具有：根據提供的電流發光的有機電致發光元件，以及從源極向該有機電致發光元件提供電流的驅動電晶體，並且提供到該有機電致發光元件的電流不取決於該驅動電晶體的臨界電壓。

类似技术:

公开号 | 公开日 | 专利标题

CN108281123B|2020-03-10|移位寄存器单元、栅极驱动电路、显示装置以及驱动方法

JP5568510B2|2014-08-06|半導体装置及びアクティブマトリクス型表示装置

CN107464539B|2021-12-24|移位寄存器单元、驱动装置、显示装置以及驱动方法

TWI541786B|2016-07-11|顯示裝置

CN108281124B|2020-11-24|移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

US8564629B2|2013-10-22|Liquid crystal display device and driving method thereof

JP2011176870A|2011-09-08|半導体装置及び電子機器

TWI570682B|2017-02-11|顯示裝置

WO2021223579A1|2021-11-11|像素驱动电路及驱动方法、移位寄存器电路、显示装置

US20200302845A1|2020-09-24|Shift register unit, driving method thereof, gate driver on array and display apparatus

JP6023494B2|2016-11-09|表示装置

CN110910852B|2021-10-29|移位寄存器单元、栅极驱动电路及显示装置

CN101154365A|2008-04-02|驱动电路、光电装置和电子设备

KR102029749B1|2019-10-08|게이트 구동부 및 이를 포함하는 평판표시장치

CN110972504A|2020-04-07|移位寄存器单元及驱动方法、栅极驱动电路、显示装置

CN112967684A|2021-06-15|像素电路及其驱动方法、显示装置

CN112116893A|2020-12-22|一种像素驱动电路及其控制方法、显示面板

JP2009049861A|2009-03-05|電気回路、電気回路の駆動方法、表示装置および電子機器。

同族专利:

公开号 | 公开日

CN106920512A|2017-07-04|

JP2013137528A|2013-07-11|

DE112012004996T5|2014-09-11|

US20130135278A1|2013-05-30|

US8847933B2|2014-09-30|

CN103959364B|2017-01-18|

TW201717180A|2017-05-16|

CN106920512B|2019-12-03|

KR102082372B1|2020-02-27|

TWI601108B|2017-10-01|

CN103959364A|2014-07-30|

TWI570682B|2017-02-11|

WO2013080845A1|2013-06-06|

KR20140108658A|2014-09-12|

JP6074239B2|2017-02-01|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI627617B|2017-09-05|2018-06-21|友達光電股份有限公司|顯示裝置|JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|

JP4126909B2|1999-07-14|2008-07-30|ソニー株式会社|電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法|

US7379039B2|1999-07-14|2008-05-27|Sony Corporation|Current drive circuit and display device using same pixel circuit, and drive method|

TW582005B|2001-05-29|2004-04-01|Semiconductor Energy Lab|Pulse output circuit, shift register, and display device|

JP2003101394A|2001-05-29|2003-04-04|Semiconductor Energy Lab Co Ltd|パルス出力回路、シフトレジスタ、および表示装置|

US7365713B2|2001-10-24|2008-04-29|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and driving method thereof|

US7456810B2|2001-10-26|2008-11-25|Semiconductor Energy Laboratory Co., Ltd.|Light-emitting device and driving method thereof|

JP3732477B2|2001-10-26|2006-01-05|株式会社半導体エネルギー研究所|画素回路、発光装置および電子機器|

US7564433B2|2003-01-24|2009-07-21|Koninklijke Philips Electronics N.V.|Active matrix display devices|

GB0301659D0|2003-01-24|2003-02-26|Koninkl Philips Electronics Nv|Electroluminescent display devices|

JP4826870B2|2003-12-02|2011-11-30|ソニー株式会社|画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置|

EP1600924B1|2004-05-25|2008-11-12|Samsung SDI Co., Ltd.|Line scan drivers for an OLED display|

KR100578812B1|2004-06-29|2006-05-11|삼성에스디아이 주식회사|발광 표시 장치|

KR100624317B1|2004-12-24|2006-09-19|삼성에스디아이 주식회사|주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법|

JP4993544B2|2005-03-30|2012-08-08|三菱電機株式会社|シフトレジスタ回路|

JP5160748B2|2005-11-09|2013-03-13|三星ディスプレイ株式會社|発光表示装置|

JP4932415B2|2006-09-29|2012-05-16|株式会社半導体エネルギー研究所|半導体装置|

JP5525685B2|2006-10-17|2014-06-18|株式会社半導体エネルギー研究所|半導体装置及び電子機器|

JP5090008B2|2007-02-07|2012-12-05|三菱電機株式会社|半導体装置およびシフトレジスタ回路|

JP2008250093A|2007-03-30|2008-10-16|Sony Corp|表示装置およびその駆動方法|

JP2008287134A|2007-05-21|2008-11-27|Seiko Epson Corp|パルス出力回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器|

US20080303769A1|2007-06-07|2008-12-11|Mitsubishi Electric Corporation|Image display device and drive circuit|

JP2009157148A|2007-12-27|2009-07-16|Seiko Epson Corp|発光装置の駆動方法および駆動方法、電子機器|

KR101448910B1|2008-01-25|2014-10-14|삼성디스플레이 주식회사|게이트 구동회로 및 이를 갖는 표시장치|

JP2009188749A|2008-02-06|2009-08-20|Sony Corp|インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路|

JP4844598B2|2008-07-14|2011-12-28|ソニー株式会社|走査駆動回路|

US8232947B2|2008-11-14|2012-07-31|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device|

US8330702B2|2009-02-12|2012-12-11|Semiconductor Energy Laboratory Co., Ltd.|Pulse output circuit, display device, and electronic device|

TW201039325A|2009-04-23|2010-11-01|Novatek Microelectronics Corp|Shift register apparatus|

JP5436049B2|2009-05-29|2014-03-05|三菱電機株式会社|シフトレジスタ回路、シフトレジスタ回路の設計方法及び半導体装置|

US9715845B2|2009-09-16|2017-07-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor display device|

US8068577B2|2009-09-23|2011-11-29|Au Optronics Corporation|Pull-down control circuit and shift register of using same|

CN107886916B|2009-12-18|2021-09-21|株式会社半导体能源研究所|液晶显示装置及其驱动方法|

JP5457826B2|2009-12-28|2014-04-02|株式会社ジャパンディスプレイ|レベルシフト回路、信号駆動回路、表示装置および電子機器|

KR101752834B1|2009-12-29|2017-07-03|삼성디스플레이 주식회사|게이트 구동회로 및 이를 포함하는 표시장치|

KR101324410B1|2009-12-30|2013-11-01|엘지디스플레이 주식회사|쉬프트 레지스터와 이를 이용한 표시장치|

KR101097347B1|2010-03-11|2011-12-21|삼성모바일디스플레이주식회사|게이트 구동 회로 및 이를 이용한 표시 장치|

JP5191522B2|2010-10-29|2013-05-08|三菱電機株式会社|シフトレジスタ回路|

CN107195266B|2011-05-13|2021-02-02|株式会社半导体能源研究所|显示装置|US9362417B2|2012-02-03|2016-06-07|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

KR102101167B1|2012-02-03|2020-04-16|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

US9041453B2|2013-04-04|2015-05-26|Semiconductor Energy Laboratory Co., Ltd.|Pulse generation circuit and semiconductor device|

法律状态:
2021-11-11| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

JP2011261106||2011-11-30||

[返回顶部]